文章来源：由「百度新聞」平台非商業用途取用"http://m.elecfans.com/article/665188.html"

　　對于圖7和圖8，這兩種地的分布具體的特點是如何的呢？我在網上的一些資料中，發現ring的問題，建議的是使開關電源的地，他們建議的是把BUCK電源的地和數字電路的地單點連接。至于這樣處理的具體作用和含義我的理解還是比較模糊，不知道你是怎么看BUCK開關電源地的處理問題的？　　問題：還有一種可行的辦法是采用差分信號：信號從一條線流入從另外一條信號線返回，這種情況下，不需要地作為回流路徑答：感覺差分信號其實還是以地回路為主要回流路徑，只有一小部分從另一條線號線上返回。假設一個極端的情況，如果差分信號的主回流路徑是另一條信號線，那我們可以將差分線下方的地平面（電源平面）全部切掉。而我感覺如果真這樣做了，回流路徑和效果肯定是會有問題的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑。其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路。在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當地平面發生不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質量，增加EMI，要盡量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。問題：是否保持差分走線等間距比匹配線長更重要？　　答：在實際的PCB布線中，往往不能同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當的繞線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行。PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。問題：是否差分走線一定要靠的很近才好？答：讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G以上）IC封裝PCB設計中經常會用采用，被稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0）。差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經達到60dB，足以滿足FCC的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。在上面4個表中所示的板層結構安排，大多是不能完全符合上面的5個要點。這就需要根據實際的系統要求選擇適當的板層結構。下面就現在常用的6層板結構做一說明。　　A：第2和第5層為電源和地敷銅，由于電源敷銅阻抗高，對控制共模EMI輻射非常不利。不過，從信號的阻抗控制觀點來看，這一方法卻是非常正確的。因為這種板層設計中，信號走線層的Layer1和Layer3，Layer4和Layer6構成了兩對較為合理的走線組合。　　B：將電源和地分別放在第3和第4層，這一設計解決了電源敷銅阻抗問題，由于第1層和第6層的電磁屏蔽性能差，差模EMI增加了。如果兩個外層上的信號線數量最少，走線長度很短（短于信號最高諧波波長的120），則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區域敷銅填充并將敷銅區接地（每120波長為間隔），則對差模EMI的抑制特別好。　　C：從信號的質量角度考慮，很顯然C例中的板層安排最為合理的。因為這樣的結構對信號的高頻回流的路徑是比較理想的。但是這樣安排有個比較突出的缺點：信號的走線層少。所以這樣的系統適用于高性能的要求。　　D：這可實現信號完整性設計所需要的環境。信號層與接地層相鄰，電源層和接地層配對。顯然，不足之處是層的結構不平衡（不平衡的敷銅可能會導致PCB板的翹曲變形）。解決問題的辦法是將第3層所有的空白區域敷銅，敷銅后如果第3層的敷銅密度接近于電源層或接地層，這塊板可以不嚴格地算作是結構平衡的電路板。敷銅區必須接電源或接地。現在使用的8層板多數是為了提高6層板的信號質量而設計。由表3中知道8層板相比6層板并沒有增加信號的走線層，而是多了兩個敷銅層，所以可以優化系統的EMC性能。　　2、板層的參數板層的參數包括信號走線的線寬，線厚、信號層和敷銅層之間的介質以及介質的厚度等。板層參數的確定主要是考慮到信號的阻抗控制以及PCB板的制作工藝限制等因素。當然在GHz以上的頻率還需要重點考慮傳輸線的集膚效應（SkinEffect）以及介質的損耗等方面。對于常用的介質FR-4而言，在1GHz時介質對信號有了明顯的衰減。信號線的阻抗主要受到多個參數變量的限制，可以用下面的公式簡單的描述。　　其中：Z。是信號線的阻抗;w：是走線的線寬;h：走線的線高;H：介質的厚度;ε：介質的介電常數。在這些參數變量中，H的影響最大。通常可以使用POLARCIT25軟件計算傳輸線的阻抗。不同的傳輸線類型（微帶線和帶狀線等）計算需要的參數也是有些差異。　　2、板層的參數　　板層的參數包括信號走線的線寬，線厚、信號層和敷銅層之間的介質以及介質的厚度等。板層參數的確定主要是考慮到信號的阻抗控制以及PCB板的制作工藝限制等因素。當然在GHz以上的頻率還需要重點考慮傳輸線的集膚效應（SkinEffect）以及介質的損耗等方面。對于常用的介質FR-4而言，在1GHz時介質對信號有了明顯的衰減。　　信號線的阻抗主要受到多個參數變量的限制，可以用下面的公式簡單的描述。其中：Z。是信號線的阻抗；w：是走線的線寬；h：走線的線高；H：介質的厚度；ε：介質的介電常數。在這些參數變量中，H的影響最大。通常可以使用POLARCIT25軟件計算傳輸線的阻抗。不同的傳輸線類型（微帶線和帶狀線等）計算需要的參數也是有些差異。　　3、電源（地）層的設計　　在研究電源（地）層的設計之前有必要知道高頻信號的回流問題。高頻信號的回流的原則就是沿著阻抗最小的路徑返回信號的驅動端。同時信號的回流在信號的波形切換時，回流的的方式是不同的。在PCB上傳輸線的信號回流總是沿著和該傳輸線最近的敷銅形成電流返回路徑，只是在靠近信號的驅動端時有所區別。信號輸出如果為邏輯高，那么信號的回流必須進入驅動端的電源管腳。相反如果輸出為低，那么信號的回流必定是回到驅動端的地管腳。信號的傳輸線和返回路徑之間需要有高的電容和低的電感。高的電容是可以比較好的將電場包含在內；較低的電感是為了減小穿過的磁通量。在研究了高頻信號的回流的問題，下面將詳細的研究電源的設計。　　3.1、電源（地）層的分割　　現在系統的工作電源多為多個電源，那么在實際的操作中就需要研究電源（地）層的分割（Slot）問題。由上面研究的信號回流問題知道，Slot使得信號的回流路徑很難控制。如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線（小型環狀天線的輻射大小與環路面積、流過環路的電流大小以及頻率的平方成正比）。當然從另一個角度考慮，Slot有利于噪聲的隔離，可以防止不同分割塊（Island）之間的相互干擾。下面將詳細研究電源（地）層的分割。　　假設我們分割了GroundA和GroundB如圖1所示，且使用傳輸線的模型來等效Slot。在信號線經過GroundA進入GroundB時，由于A和B之間沒有連續的回流路徑，信號傳輸線在GroundA上感應出流動的負電荷（負電荷的流動形成了信號在GroundA上的信號回流），這些負電荷不能到達GroundB。那么就會在GroundB上極化出相應的正負電荷。在GroundB上感應出的負電荷和其上面的信號線構成了信號的回流，同時感應出的正電荷將和GroundA上一部分的負電荷沿著Slot的傳輸線模型在信號線和Slot的交叉點的兩側進行傳輸。如圖2所示的電流源所示的電流通過Slot傳輸線向兩個方向同時傳輸。那么GroundA剩下的負電荷將在GroundA上反射回到信號的驅動端。電路中的兩個是傳輸線在兩個敷銅上邊緣形成的寄生電容。在Slot寬度上的傳輸線用電感模型代替。該模型的有效性已經得到證明［2］。由此可以知道信號傳輸的一些特性。　　其中T是信號傳輸線的傳輸系數，R是信號的反射系數。X：是模式轉換系數。是流向Slot的傳輸線模型的電壓值和原本信號傳輸線上的電壓值的比值。在頻率比較低或者是Lx和Cx可以忽略時，上面的公式可以簡化為：　　同時，在信號線穿過Slot的時候，能量的衰減也是很嚴重的。如圖3給出了另一個仿真圖。具體參數如下：MicrostripLineTraceWidth=0.3mm；TraceLength=8.2mm；GapWidth=0.6mm；GapLength=6.0mm；PCBThickness=0.13mm，FR-4；　　Frequency：0-5GHz　　Theplotisgeneratedat5GHz。使用軟件是AnsoftHFSS8.0。　　可以看到，因為沒有導體提供回流路徑，電流不得不跳過縫隙，過程中，損失了不少能量。這些損失的能量一部分是輻射到空中了，還有一些能量沿著縫隙傳播，如果還有另外的Trace跨過這個縫隙，會有比較嚴重的Crosstalk。所以在板層設計中應該避免出現信號線跨過Slot的情況。否則將會產生非常嚴重的EMI。如果有的信號線必須經過跨構時候，行之有效的方法就是在跨構處放置一個旁路電容。　　3.2、數模電源設計　　數模電源設計的主要目的就是減小數字信號（數字電源）對模擬信號（模擬電源）的干擾。同時還需要注意兩個方面。第一：盡可能減小電流環路的面積；第二：系統只采用一個參考面。如果系統存在兩個參考面，就可能形成一個偶極天線（小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比）。所以對于數模電源和地敷銅的連接采用單點連接。這樣既可以構成一個參考地敷銅，還可以防止在數字模擬地之間形成小的回流環路（GroundLoop）。因為這樣的回流環路是產生地彈噪聲的一個因素。因為如果采用多點連接，噪聲就可以通過多個連接點形成比較多的環路。單點的連接點應該在數模混合器件的下方。同時需要注意數模的連接方式，考慮到噪聲的隔離，數模混合連接處使用磁珠連接，磁珠可以通直流隔交流。所以這樣可以防止一些高頻噪聲進入模擬區域。因為數字器件有噪聲容限，而模擬器件則對噪聲非常敏感。下面結合一個實例的設計做一個敘述。　　信號源的PCB板共6層。分為4個信號層和兩個敷銅層（第二層和第五層）。工作電源有數字和模擬電源且都是5V。所以在表層設計出一個模擬的電源區域，同時在第二層（地敷銅）分割出一個模擬地區域，且都采用了單點連接。在連接處使用了磁珠和電容串連形成了一個濾波器，如圖4所示。圖中的器件是一個PLL的時鐘產生器，是一個數模器件。為了給器件的地管腳和接地管腳提供接地的最小阻抗，在器件的下面直接做了一個DGND的敷銅，因為這個敷銅可以看作是電感較小的地連線。同時在DGND和DVDD之間放置了多個旁路電容。在數字和模擬電源（地）之間使用磁珠FB1、FB2和兩個電容形成串連LC濾波器。這樣就可以為該數模器件提供一個較為穩定可靠的電源。　　3.3、20H規則　　在電源層的設計中經常使用20H規則。含義就是地敷銅層相對于電源敷銅外延20H。其中H是電源和地敷銅之間的介質厚度。但是在實際的高速電路中，需要根據不同的情況來決定是否應該使用20H規則。　　在PCB板層中只有兩個敷銅層（Power和Ground）結構時，20H規則可以顯著的減小對外輻射。但是對多個敷銅層疊結構時，20H規則的作用不是明顯了；但是通過使用過孔可以顯著的降低對外輻射。下面的圖5和圖6是針對兩個敷銅和多個敷銅的層疊結構做的仿真。　　通過上面的兩個仿真圖可以知道，20H規則適用于兩個敷銅的Power-Ground結構；而過孔則對多個敷銅結構中的輻射起到了很好的抑制作用。當然過孔的使用也是需要詳細的研究，過多的過孔會增加敷銅層的阻抗，破壞敷銅層的連續性。結束語　　板層設計對于系統的實現是至關重要的。在板層設計中電源的設計是主要的決定因素。文中的內容研究了電源的分割和數模混合電路的設計。當然在電源設計中，還需要注意不同性質的敷銅層之間不用有重疊的現象，因為敷銅層之間的寄生電容可以為不同性質的敷銅之間提供耦合途徑，尤其是要避免模擬電源（地）和數字部分的重疊現象。所以電源的設計值得深入研究.

關鍵字標籤：hdi pcb 2+4+2板